显示/摄像头（Display/Camera）

显示与摄像头接口的核心目的，是在主控与面板/成像器件之间建立一条高带宽、低时延且持续稳定的像素流通道：向外要把渲染后的图像按行按帧、准点送达屏幕，向内要把传感器产出的原始/处理后图像连续、无丢帧地采回内存。与此并行，链路通常还携带一条低速控制面，用于亮度、背光、曝光、镜头驱动等设置，从而形成“数据面 + 控制面”的组合。

这类接口的工作假设是近距离、高速、固定带宽：连接多为板内或短FPC/短线缆，强调像素节奏的确定性而非远距离鲁棒性。链路方向上，显示是主控→面板的下行视频流，摄像是传感器→主控的上行数据流；两者都把时序优先放在第一位，以保证显示无撕裂、采集无漏帧和卡顿。系统层面，它们把大量连续吞吐从通用总线上卸载出来，让CPU/GPU/加速器专注于合成、渲染与视觉算法。

拓扑形态通常是点到点的多通道串行，通过“多车道并行”换取总吞吐；显示侧可能出现扇出/菊花链以驱动多块面板或大屏拼接，摄像侧常见多路聚合把多颗传感器汇入同一处理器。通信风格以持续流式传输为主，帧/行边界由显式时序或嵌入式标记界定；链路设计围绕有效负载、消隐区与抖动预算展开，像素时钟/线速直接约束分辨率与刷新率上限。

电气上，这类接口多采用低摆幅差分对以实现多Gbps级传输并抑制EMI。工程关注点集中在阻抗控制、差分等长、偏斜管理与回流路径，连接器/FPC的插损与回损直接影响眼图与误码率；背光与高压驱动需与高速差分对分区隔离。当线束变长或环境恶劣时，通常引入均衡、预加重、扰码/纠错、链路训练与重同步等机制以恢复链路裕量。

在实时性与可靠性方面，显示/摄像头链路基本不接受“背压”，系统依赖DMA、环形缓冲与双/多缓冲削峰填谷；必要时以帧丢弃、动态分辨率/帧率调整维持稳定。时钟与同步通过帧/行同步信号、时间戳与对时触发协调，确保图像与其它传感数据的时域一致性。异常处理以超时、重同步、热插拔检测与链路状态监测为主，高要求场景还会叠加隔离、屏蔽与冗余路径提升容错。

软件集成方面，显示路径由合成器/时序控制/页面翻转统一调度；摄像路径由媒体管线框架组织传感器、处理模块与内存之间的流动，以标准化的像素格式与颜色空间描述能力边界。低延迟实现依赖零拷贝/少拷贝缓冲、同步原语（VSync/围栏/时间戳）与带宽感知的调度策略；验证手段包括测试图样、颜色条、直方图/噪声统计以及高速电气的眼图/抖动/BERT测量。

从工程取舍看，显示/摄像头接口的价值在于“流式、定时、可预期”：以受控的链路预算换来稳定的像素级通道。当分辨率、刷新率或距离进一步提高时，常见演进是增加并行通道数、引入高效压缩/编码，或切换到更适合远距与复杂线束的物理层，并借助桥接/重定时器在系统中平滑过渡；本质仍是在带宽、延迟、功耗、EMI与成本之间找到均衡点。

1. 常见显示/摄像头接口

MIPI DSI 是目前移动设备和嵌入式显示的主流接口，基于 MIPI D-PHY 或 C-PHY，支持每通道数 Gbps 速率，通过多通道并行满足高分辨率与高刷新需求。它是点到点的下行链路，直接驱动面板，协议还支持低功耗模式与控制命令。

MIPI CSI-2 则是图像传感器输入接口，同样基于 D-PHY 或 C-PHY，每通道速率可达数 Gbps。其设计强调低延迟和稳定带宽，常用于多路摄像头并行输入，通过帧/行同步信号确保图像时序一致。

LVDS/FPD-Link 是较早期的低电压差分信号接口，单对速率可达数百 Mbps，常见于汽车和工业显示/摄像系统。它支持点到点或菊花链拓扑，链路距离可扩展到米级，适合 EMI 要求较严苛的场合。

eDP/DP（嵌入式 DisplayPort / DisplayPort）基于差分物理层，单通道可达数 Gbps，适合高分辨率显示（如笔记本、PC 显示器）。相比 LVDS，eDP 在功耗、带宽和功能扩展性上更优，逐渐成为新一代嵌入式显示接口。

HDMI 使用 TMDS 差分编码，支持数 Gbps 速率和数米线缆传输，广泛应用于电视、机顶盒和多媒体系统。其特征是同时承载视频和音频，并支持热插拔与版权保护机制（HDCP）。

并行 RGB/DVP 是最传统的像素接口，使用多根单端信号线（数据总线+像素时钟+同步信号），距离短且速率受限。它实现简单，常见于低分辨率面板或摄像头模块，但在高分辨率下已逐步被差分高速接口取代。

2. 典型对比表